设计电路板时常见的错误

文章出自：http://www.greatpcba.com
1.原理图常见错误：

(1)ERC报告管脚没有接入信号:
   a.创建封装时给管脚定义了I/O属性

   b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上

   c.创建元件时pin方向反向，必须非pin name端连线。

(2)元件跑到图纸界外：没有在元件库图表纸中心创建元件。

(3)创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。

(4)当使用自己创建的多部分组成的元件时，千万不要使用annotate.

2.PCB中常见错误：

(1)网络载入时报告NODE没有找到：

   a. 原理图中的元件使用了pcb库中没有的封装；

   b. 原理图中的元件使用了pcb库中名称不一致的封装；

   c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pinnumber 为e,b,c, 而pcb中为1，2，3。

(2)打印时总是不能打印到一页纸上：

   a. 创建pcb库时没有在原点；

   b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小pcb, 然后移动字符到边界内。

(3)DRC报告网络被分成几个部分：

    表示这个网络没有连通，看报告文件，使用选择CONNECTEDCOPPER查找。

    另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的DDB文件，减少文件尺寸和PROTEL僵死的机会。如果作较复杂得设计，尽量不要使用自动布线。

    在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。

    布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。辐射源向自由空间传播电磁波，感应电路的两根导线就像天线一样，接受电磁波，形成干扰耦合。干扰源距离敏感电路比较近的时候，如果辐射源有低电压大电流，则磁场起主要作用；如果干扰源有高电压小电流，则电场起主要作用。
    对于辐射形成的干扰，传统的做法主要采用屏蔽技术来抑制干扰，屏蔽效果以接地来实现，接地出现电位差，又会形成新的干扰。
转载链接：http://www.greatpcba.com/jswzShow.asp?id=1248&BigClass=技术文章

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。